Il filtro a risposta impulsiva finita (FIR) è un componente di base utilizzato nelle applicazioni di elaborazione del segnale digitale. Il moltiplicatore è uno dei componenti chiave utilizzati nel filtro (FIR), ma a causa del gran numero di moltiplicazioni il suo hardware diventa complesso. La progettazione di moltiplicatori ad alta velocità e a basso consumo viene effettuata per ridurre il tempo di propagazione e la dissipazione di potenza di un sistema di elaborazione. La scelta della tecnica esatta e la sua implementazione fanno una grande differenza nella dissipazione di potenza. Per migliorare la velocità sono state apportate molte modifiche all'algoritmo esistente. Il progetto esistente di moltiplicatori basati sulla Spurious Power Suppression Technique (SPST) è stato modificato per ridurre la dissipazione di potenza e aumentare la velocità. Questa tecnica consente di eliminare le attività di commutazione indesiderate. Per ottenere questo risultato esistono due modi per progettare un'unità di pre-computazione, ossia utilizzando registri e una porta AND. Il progetto del moltiplicatore basato su SPST è stato implementato su Xilinx 14.7 utilizzando Verilog HDL. I risultati sperimentali mostrano che il moltiplicatore basato su SPST ha ottenuto un miglioramento della velocità del 45% e una riduzione della dissipazione di potenza del 35%. Il moltiplicatore proposto è stato utilizzato nel filtro FIR per ottenere una notevole riduzione della dissipazione di potenza.