Apresento um novo design para um somador de 1 bit com estilo de design híbrido-CMOS. A minha abordagem permite obter operações de baixo consumo em tecnologia de 90nm. O estilo de conceção híbrido-CMOS utiliza vários circuitos de estilo CMOS Iogic para construir novos somadores completos com as especificações desejadas. O novo circuito SERF- full adder (FA) optimizado para um funcionamento de ultra baixo consumo baseia-se em portas XOR modificadas com clock gating para minimizar o consumo de energia. Além disso, generaliza as saídas de balanço total em simultâneo. O novo circuito de somador completo funciona com sucesso a baixas tensões com excelente integridade de sinal. O novo somador apresentou melhores métricas de potência e atraso em comparação com os somadores completos padrão. Para avaliar o desempenho do novo somador completo num circuito real, realizámos compressores 4-2,5-2,5-3,7-2,11-2,15-4,31-5 que são basicamente utilizados em módulos multiplicadores de filtros DSP. São apresentados resultados simulados utilizando a tecnologia CMOS de 90nm padrão. Os resultados da simulação mostram uma redução de 5% - 20% na potência e no atraso para a frequência de 50MHz e tensões de alimentação de 1,1 v.